Neues aus der FPGA-Welt

by Guy Eschemann on 25. August 2014

Aldec hat die Version 2014.06 seines Riviera-PRO Simulators angekündigt. Highlight der neuen Version ist eine neue UVM Toolbox, um komplexe UVM Verifikationsumgebungen hierarchisch zu visualisieren (mehr).

Altera hat die Quartus II Software Arria 10 Edition v14.0 angekündigt. In der neuen Entwickungsumgebung für Alteras Arria 10 FPGAs und SoCs wurden unter anderem eine Reihe von IP-Cores für die 20 nm Bausteine optimiert (mehr).

Nächste FPGA-Termine:

Neues aus der FPGA-Welt

by Guy Eschemann on 28. Juli 2014

Nächste FPGA-Termine:

Neues aus der FPGA-Welt

by Guy Eschemann on 21. Juli 2014

CEF398AE377D4E3F8BA750D7D5AA0071Lattice Semiconductor hat die iCE40 Ultra FPGA-Familie angekündigt. Die neue Familie, welche in einem 40 nm Ultra Low-Power Prozess gefertigt wird, besteht aus drei Bausteinen mit Kapazitäten von 1100 bis 3520 LUTs. Alle Bausteine verfügen über eine PLL, mehrere DSP-Blöcke, I2C und SPI Schnittstellen, Oszillatoren und LED-Treiber (mehr).

1405012208041Xilinx hat die Sommerausgabe des Xcell Journals mit der Titelgeschichte “Products, Profits Proliferate on Zynq SoC Platforms” veröffentlicht (PDF-Ausgabe, Online-Ausgabe).

 

Nächste FPGA-Termine:

Neues aus der FPGA-Welt

by Guy Eschemann on 14. Juli 2014

Nächste FPGA-Termine:

Neues aus der FPGA-Welt

by Guy Eschemann on 7. Juli 2014

Altera hat die Quartus II Software Version 14.0 angekündigt. Highlight der neuen Version ist eine neue “Rapid Recompile” Funktion, die die Kompilierungszeiten bei kleinen Designänderungen um bis zu einen Faktor 4 reduziert. Außerdem wurde die AXI-Unterstützung im Qsys System Integration Tool erweitert, und ein Rapid Prototyping Design Flow im Altera SDK for OpenCL eingeführt (mehr).

Nächste FPGA-Termine:

Neues aus der FPGA-Welt

by Guy Eschemann on 30. Juni 2014

Altera hat bekanntgegeben, dass sein Interlaken Look-Aside IP Core einen Kompatibilitätstest mit dem Cavium NEURON Search Processor bestanden hat (mehr).

Xilinx und Pico Computing haben eine 15Gb/s Hybrid Memory Cube (HMC) Schnittstelle für Xilinx UltraScale Bausteine angekündigt. Xilinx UltraScale FPGAs unterstützen die volle HMC Bandbreite mit 4 Lanes, wobei 64 Transceiver mit bis zu 15Gb/s arbeiten (mehr).

Nächste FPGA-Termine:

Neues aus der FPGA-Welt

by Guy Eschemann on 23. Juni 2014

Nächste FPGA-Termine:

Neues aus der FPGA-Welt

by Guy Eschemann on 15. Juni 2014

PIC-AES-A7EV-7A50T-G-revA-angle-060214lgAvnet Electronics Marketing hat das Artix-7 50T FPGA Evaluation Kit angekündigt. Das Board basiert auf einem Artix-7 XC7A50T-1FTG256C FPGA, und umfasst u.a. 256 MB DDR3 SDRAM, 32 MB QSPI Flash und zwei 10/100 Ethernet PHYs. Der Preis liegt bei US $239 (mehr).

Avnet Electronics Marketing hat das X-fest 2014 angekündigt. Die Veranstaltung findet am 28.10.2014 in Stuttgart statt. Hier geht es zur Anmeldung.

Sigasi hat die Version 2.22 seines VHDL-Editors angekündigt. Highlights der neuen Version sind ein neues Talkback-Feature sowie neue Quickfixes zum Vervollständigen von Sensitivity-Listen und Importieren von Vivado-Libraries.

Xilinx hat die Vivado Design Suite 2014.2 angekündigt. Highlights der neuen Version sind eine erweiterte Unterstützung von Virtex UltraScale Bausteinen sowie neue Performance-Optimierungen (mehr).

Nächste FPGA-Termine:

Neues aus der FPGA-Welt

by Guy Eschemann on 2. Juni 2014

Altera MAX10Altera hat die Verfügbarkeit von Quartus II beta Software und Early Access Dokumentation für die neuen MAX 10 FPGAs angekündigt. Die MAX 10 Bausteine mit Embedded Flash werden in einem 55 nm Prozess gefertigt und sollen im Q3 2014 verfügbar sein (mehr).

Nächste FPGA-Termine:

Neues aus der FPGA-Welt

by Guy Eschemann on 26. Mai 2014

Nächste FPGA-Termine: