Neues aus der FPGA-Welt

by Guy Eschemann on 24. November 2014

Altera und IBM haben eine FPGA-basierende Beschleunigungsplattform vorgestellt, bei der ein FPGA und eine POWER8 CPU über IBMs Coherent Accelerator Processor Interface (CAPI) verbunden sind. Die rekonfigurierbare Plattform ermöglicht einen gemeinsamen virtuellen Speicher (“shared virtual memory “) zwischen FPGA und CPU (mehr).

158810-INFOXilinx hat die SDAccel Entwicklungsumgebung für OpenCL, C und C++ angekündigt. Das neue Mitglied der SDx Familie soll die Benutzerfreundlichkeit von CPU- und GPU-Entwicklungsumgebungen auf die Entwicklung von FPGA-basierenden Hardwarebeschleunigern übertragen. Das Herzstück von SDAccel ist der architekturoptimierende OpenCL, C und C++ Compiler, welcher u.a. eine dynamische Rekonfiguration von Hardwarebeschleunigern ermöglicht (mehr).

Nächste FPGA-Termine:

Neues aus der FPGA-Welt

by Guy Eschemann on 17. November 2014

rpro_2014.10_347Aldec hat die Version 2014.10 seines Mixed-Language Simulators Riviera-PRO angekündigt. Highlights der neuen Version sind Optimierungen bei der Simulationsperformance und ein neuer Verifikationsflow in dem sich Anforderungen aus einem Excel-Testplan mit Coverage-Ergebnissen verknüpfen lassen (mehr).

Xilinx hat einen auf Latenz optimierten 25G Ethernet MAC für FPGAs angekündigt. Der 25G Ethernet MAC and PCS LogiCORE ist Teil des Xilinx Portfolios an Data Center IPs, und ist bereits für Early-Access Kunden verfügbar (mehr).

Nächste FPGA-Termine:

Neues aus der FPGA-Welt

by Guy Eschemann on 10. November 2014

SoCAltera und MathWorks haben einen Unified Model-Based Design Workflow für Altera SoCs angekündigt. Der integrierte Hardware/Software Workflow ermöglicht die Simulation, das Prototyping, die Verification und die Implementierung von Algorithmen für FPGA und ARM Prozessor innerhalb des Altera SoCs. Dabei werden Schnittstellen zwischen dem FPGA und dem Prozessorsystem sowie Softwaretreiber automatisch generiert (mehr).

Xilinx hat sein 20 nm FPGA-Portfolio um den Kintex Ultrascale KU115 erweitert. Das Flagsschiff der Kintex Ultrascale Familie verfügt über 1.160.880 Logikzellen und 5.520 DSP Slices. Erste Bausteine wurden bereits an Kunden ausgeliefert (mehr).

Nächste FPGA-Termine:

Neues aus der FPGA-Welt

by Guy Eschemann on 3. November 2014

logo_enAltera, Lattice Semiconductor und Xilinx sind zusammen mit einigen Partnerunternehmen auf der VISION 2014 (04 – 06 November in Stuttgart) vertreten.

Nächste FPGA-Termine:

Neues aus der FPGA-Welt

by Guy Eschemann on 27. Oktober 2014

sigasiSigasi hat die Version 2.25 seines VHDL-Editors angekündigt. Highlights der neuen Version sind ein neuer Lint-Check für nicht verbundene Ports in Komponenteninstanziierungen sowie Verbesserungen bei der Quartus-Integration (mehr).

Nächste FPGA-Termine:

Neues aus der FPGA-Welt

by Guy Eschemann on 20. Oktober 2014

Enpirion Auto SmallAltera hat neun neue Automotive-qualifizierte Altera Enpirion Power System-on-Chip (PowerSoC) Bausteine angekündigt. Die Bausteine entsprechen dem Automotive Electronics Council (AEC-Q100) Qualification Standard Temperature Grade 2, einem kritischen Stresstest für Automotive ICs (mehr).

Xilinx und SAI Technology haben die Verfügbarkeit eines LTE UE (User Equipment) Software Defined Radio Referenzdesigns angekündigt. Das LTE UE Referenzdesign, welches auf dem Zynq All Programmable SoC basiert und mit Vivado HLS implementiert ist, ist auf allen Protokollebenen anpassbar (mehr).

Nächste FPGA-Termine:

Neues aus der FPGA-Welt

by Guy Eschemann on 13. Oktober 2014

Xilinx hat die Verfügbarkeit der Vivado Design Suite 2014.3 angekündigt. Highlights der neuen Version sind Verbesserungen in Vivado High-Level Synthesis (HLS), im IP Integrator, sowie neue Performance-Monitoring und -Visualisierungsfunktionen im SDK. Zusammen mit dem neuen UltraFast Embedded Design Methodology Guide sollen diese Verbesserungen die Designerproduktivität steigern (mehr).

Nächste FPGA-Termine:

Neues aus der FPGA-Welt

by Guy Eschemann on 6. Oktober 2014

MAX10 SmallAltera hat die Verfügbarkeit der nichtflüchtigen MAX 10 FPGA-Familie angekündigt. MAX 10 FPGAs werden in dem TSMC 55 nm Embedded Flash Prozess gefertigt und sind in Grössen von bis zu 50K Logikelementen verfügbar. Weitere Merkmale sind Flash Memory Blöcke (User-Flash und Dual Configuration Flash), ADC Wandler, Embedded Memory und DSP-Blöcke sowie die Unterstützung von externen DDR3 und LPDDR2 RAMs über einen Soft-IP Memory Controller (mehr).

Nächste FPGA-Termine:

Neues aus der FPGA-Welt

by Guy Eschemann on 29. September 2014

Altera und Baidu (Chinas grösste online Suchmaschine) haben eine Zusammenarbeit im Bereich der Suchmaschinenbeschleunigung bekanntgegeben. Ziel ist es mit FPGAs und Convolutional Neural Network (CNN) Algorithmen bessere und schnellere Suchergebnisse zu erzielen. Altera wird seine Arbeit mit Baidu auf der High Performance Computing (HPC) for Wall Street Konferenz in New York vorstellen (mehr).

Nächste FPGA-Termine:

Neues aus der FPGA-Welt

by Guy Eschemann on 22. September 2014

ECOC-Logo-2013Xilinx wird auf der ECOC 2014 Konferenz 100G Lösungen mit Live-Traffic über Lichtwellenleiter und Backplanes demonstrieren. Xilinx wird an folgenden Showcases teilnehmen (mehr):

  • 25.78G Molex Backplane Demonstration
  • 25.78G TE Connectivity STRADA Whisper Connector and Backplane and Semtech Retimer Interoperation Demonstration
  • Interoperation with Finisar CFP4 ER4f Prototype Utilizing 40km of Single Mode Fiber
Nächste FPGA-Termine: