Neues aus der FPGA-Welt

by Guy Eschemann on 22. September 2014

ECOC-Logo-2013Xilinx wird auf der ECOC 2014 Konferenz 100G Lösungen mit Live-Traffic über Lichtwellenleiter und Backplanes demonstrieren. Xilinx wird an folgenden Showcases teilnehmen (mehr):

  • 25.78G Molex Backplane Demonstration
  • 25.78G TE Connectivity STRADA Whisper Connector and Backplane and Semtech Retimer Interoperation Demonstration
  • Interoperation with Finisar CFP4 ER4f Prototype Utilizing 40km of Single Mode Fiber
Nächste FPGA-Termine:

Neues aus der FPGA-Welt

by Guy Eschemann on 15. September 2014

Altera wird auf dem Intel Developers Forum (IDF) 2014 eine Reihe von FPGA-basierenden Lösungen für Datenzentren und High-Performance Computing demonstrieren (mehr):

  • 100G Optical Solutions Running on High-Performance FPGAs
  • FPGA Interoperability with Micron’s Hybrid-Memory Cube
  • Financial Model Acceleration with FPGAs
  • QuickPath Interconnect (QPI) Linking an Intel Xeon® Processor to an FPGA

Xilinx wird ebenfalls auf dem Intel Developers Forum (IDF) 2014 mit folgenden Demos vertreten sein (mehr):

  • Key Value Store Application Acceleration
  • NVMe Flash Storage Platform Featuring a Kintex-7 FPGA

Xilinx hat zusammen mit Northwest Logic und Xylon die Verfügbarkeit von kostengünstigen MIPI Schnittstellen-IP für Xilinx FPGAs angekündigt. Das Angebot umfasst die Display Serial Interface (DSI) und Camera Serial Interface 2 (CSI-2) Standards (mehr).

 Nächte FPGA-Termine:

Neues aus der FPGA-Welt

by Guy Eschemann on 8. September 2014

PIC-AES-Z7PZ-7Z015-SOM-G-front-080514Avnet Electronics Marketing hat PicoZed, eine neue Familie von System-On-Modules (SoM) basierend auf den Xilinx Zynq-7000 All Programmable SoC angekündigt. PicoZed Module verfügen über 1 GB DDR3-RAM, 128 Mb QSPI Flash, 10/100/1000 Ethernet und USB 2.0 PHYs. Über die Steckverbinder auf der Unterseite des Moduls stehen über 100 I/O Pins zur Verfügung (mehr).

Xilinx wird auf dem Intel Developers Forum 2014 zwei Lösungen für Datenzentren demonstrieren: “Key Value Store Application Acceleration” und “NVMe Flash Storage Platform Featuring a Kintex-7 FPGA” (mehr).

Nächste FPGA-Termine:

Neues aus der FPGA-Welt

by Guy Eschemann on 1. September 2014

Military_smallAltera hat Pläne bekanntgegeben, seine neusten Arria 10 FPGAs und SoCs für den militärischen Temperaturbereich (-55°C bis +125°C Umgebungstemperatur) zu qualifizieren. Interessierte Kunden können sich im myAltera Military Portal registrieren (mehr).

Nächste FPGA-Termine:

Neues aus der FPGA-Welt

by Guy Eschemann on 25. August 2014

Aldec hat die Version 2014.06 seines Riviera-PRO Simulators angekündigt. Highlight der neuen Version ist eine neue UVM Toolbox, um komplexe UVM Verifikationsumgebungen hierarchisch zu visualisieren (mehr).

Altera hat die Quartus II Software Arria 10 Edition v14.0 angekündigt. In der neuen Entwickungsumgebung für Alteras Arria 10 FPGAs und SoCs wurden unter anderem eine Reihe von IP-Cores für die 20 nm Bausteine optimiert (mehr).

Nächste FPGA-Termine:

Neues aus der FPGA-Welt

by Guy Eschemann on 28. Juli 2014

Nächste FPGA-Termine:

Neues aus der FPGA-Welt

by Guy Eschemann on 21. Juli 2014

CEF398AE377D4E3F8BA750D7D5AA0071Lattice Semiconductor hat die iCE40 Ultra FPGA-Familie angekündigt. Die neue Familie, welche in einem 40 nm Ultra Low-Power Prozess gefertigt wird, besteht aus drei Bausteinen mit Kapazitäten von 1100 bis 3520 LUTs. Alle Bausteine verfügen über eine PLL, mehrere DSP-Blöcke, I2C und SPI Schnittstellen, Oszillatoren und LED-Treiber (mehr).

1405012208041Xilinx hat die Sommerausgabe des Xcell Journals mit der Titelgeschichte “Products, Profits Proliferate on Zynq SoC Platforms” veröffentlicht (PDF-Ausgabe, Online-Ausgabe).

 

Nächste FPGA-Termine:

Neues aus der FPGA-Welt

by Guy Eschemann on 14. Juli 2014

Nächste FPGA-Termine:

Neues aus der FPGA-Welt

by Guy Eschemann on 7. Juli 2014

Altera hat die Quartus II Software Version 14.0 angekündigt. Highlight der neuen Version ist eine neue “Rapid Recompile” Funktion, die die Kompilierungszeiten bei kleinen Designänderungen um bis zu einen Faktor 4 reduziert. Außerdem wurde die AXI-Unterstützung im Qsys System Integration Tool erweitert, und ein Rapid Prototyping Design Flow im Altera SDK for OpenCL eingeführt (mehr).

Nächste FPGA-Termine:

Neues aus der FPGA-Welt

by Guy Eschemann on 30. Juni 2014

Altera hat bekanntgegeben, dass sein Interlaken Look-Aside IP Core einen Kompatibilitätstest mit dem Cavium NEURON Search Processor bestanden hat (mehr).

Xilinx und Pico Computing haben eine 15Gb/s Hybrid Memory Cube (HMC) Schnittstelle für Xilinx UltraScale Bausteine angekündigt. Xilinx UltraScale FPGAs unterstützen die volle HMC Bandbreite mit 4 Lanes, wobei 64 Transceiver mit bis zu 15Gb/s arbeiten (mehr).

Nächste FPGA-Termine: