Neues aus der FPGA-Welt

18. Dezember 2011

Avnet hat eine neue Entwicklungsplattform für Motorsteuerungen, das Spartan-6 FPGA Motor Control Development Kit angekündigt (mehr).

Lattice hat die Version 1.4 der Lattice Diamond FPGA-Entwicklungsumgebung angekündigt. Die neue Version bringt einige Usability-Verbesserungen, eine erweiterte Unterstützung für die MachXO2 PLD-Familie, und erste Unterstützung für die neue LatticeECP4 FPGA-Familie (mehr).

Lattice hat ebenfalls angekündigt, den Spezialisten für mobile Low-Power FPGAs SiliconBlue für US $62 Mio. zu übernehmen (mehr).

Tagged as: avnet, diamond, lattice, motor-control, siliconblue, spartan-6

Neues aus der FPGA-Welt

11. Dezember 2011

Xilinx hat erste Muster seiner ZYNQ-7000 Extensible Processing Platform (EPP) FPGA-Familie mit integriertem ARM-Prozessorsystem an Early-Access Kunden verschickt. ZYNQ-7000 Engineering Samples für allgemeine Entwicklungen sind weiterhin für das erste Halbjahr 2012 geplant. Production-Bausteine sollen in der zweiten Jahreshälfte 2012 kommen (mehr).

Termine für FPGA-Entwickler in der kommenden Woche:

Tagged as: epp, xilinx

Neues aus der FPGA-Welt

4. Dezember 2011

Altera hat mit der Auslieferung von ersten Engineering Samples seiner 28-nm Arria V FPGAs begonnen. Die Arria V Bausteine, die in 28-nm Technologie gefertigt werden, sind im Low-Power/Mid-Range Segment angesiedelt und verfügen unter anderem über 10.3125 Gbps Transceiver (mehr).

LatticeECP4

Lattice hat die LatticeECP4 FPGA-Familie angekündigt. Die neuen Bausteine sind im Low-Cost, Low-Power, Mid-Range Segment angesiedelt und verfügen über bis zu 16 6 Gbps Serializer/Deserializer (SERDES). Mit den Hard-IP basierenden Communication Engines lassen sich Schnittstellen wie PCI Express 2.1, 10 Gbit Ethernet MAC, 3-Mode Ethernet MAC oder Serial Rapid IO 2.1 realisieren. Erste Muster sollen in H1/2012 verfügbar sein, Serienbausteine sind für H2/2012 geplant (mehr).

Termine für FPGA-Entwickler in der kommenden Woche:

Tagged as: 28nm, altera, arria-v, latticeECP4

Neues aus der FPGA-Welt

27. November 2011

Lattice hat eine neue SERCOS III Lösung auf Basis eines LatticeECP3 FPGAs vorgestellt. Das SERCOS III Evaluierungskit besteht aus zwei Boards und einem optionalen Expansionsmodul. Es ist insbesondere für Testimplementierungen und Performance-Messungen von SERCOS III Slave Devices auf Basis des SERCON100S Slave IP Cores in Kombination mit dem LatticeMico32 Soft-Prozessor ausgelegt (mehr).

Termine für FPGA-Entwickler in der kommenden Woche:

Tagged as: lattice, SERCOS-III

Neues aus der FPGA-Welt

20. November 2011

Altera kündigte ein Entwicklungsprogramm mit Fokus auf dem Open Computing Language (OpenCL)-Standard für FPGAs und SoC-FPGAs an. Der OpenCL-Standard ist ein C-basierender offener Standard für parallele Programmierung. Das OpenCL-Programm von Altera kombiniert die hohe parallele Verarbeitungsleistung von FPGAs mit dem OpenCL-Standard für leistungsfähige System-Beschleunigungen (mehr).

Xilinx hat drei neue IP Cores angekündigt: Serial RapidIO Gen 2 v1.2 Endpoint, JESD204 v1.1 und CPRI v4.1. Diese Cores sind ab der ISE Version 13.3 verfügbar (mehr).

Termine für FPGA-Entwickler in der kommenden Woche:

Tagged as: altera, opencl, xilinx

Neues aus der FPGA-Welt

13. November 2011

Altera kündigte die Version 11.1 der Quartus II-Entwicklungssoftware an. Die neue Version bietet erweiterte Unterstützung für die 28-nm-FPGAs von Altera, insbesondere für die Kompilierung der Arria V- und Cyclone V-FPGAs sowie weitergehende Unterstützung für die Stratix V-FPGAs. Die Version 11.1 bietet auch erweiterte Unterstützung für das Debugging auf Systemebene mit der System Console. Die System Console ermöglicht eine höhere Abstrahierung für das Debugging und arbeitet mit Low-Level-Tools wie mit dem SignalTap II Embedded-Logikanalysator von Altera zusammen (mehr).

Termine für FPGA-Entwickler in der kommenden Woche:

Tagged as: altera, quartus-II

Neues aus der FPGA-Welt

6. November 2011

Aldec hat die Version 9.1 seiner Active-HDL Entwicklungs- und Simulationsumgebung für FPGA-Designs angekündigt. Die neue Version unterstützt laut Aldec alle Bausteine der wichtigsten FPGA-Hersteller (mehr).

Doulos veranstaltet im Zeitraum 7.-10.11 jeden Tag ein kostenfreies, zweistündiges Easier UVM Webinar.

Xilinx und ARM laden am 15.11 zu der gemeinsamen Online-Konferenz Extensible Processing Platforms: Where ARM Processors Meet Hardware Programmability. Thema der Konferenz ist die neue Zynq-7000 Extensible Processing Platform (EPP), die  einen ARM dual-core Cortex-A9 MPCore Prozessorsystem mit einem 28nm Xilinx FPGA verheiratet.

Neue Dokumente:

  • Xilinx, High-Level Implementation of Bit- and Cycle-Accurate Floating-Point DSP Algorithms with Xilinx FPGAs [pdf]

Termine für FPGA-Entwickler in der kommende Woche:

Tagged as: active-hdl, aldec, arm, doulos, epp, uvm, xilinx

Neues aus der FPGA-Welt

30. Oktober 2011

Lattice und Valens Semiconductor haben ein neues HDBaseT Kamera-Referenzsystem für Überwachungsanwendungen angekündigt. Das System unterstützt bis zu zwei Kameras, und setzt die Videosignale auf einen HDBaseT-Ausgang um. Versorgt wird es über Power over Ethernet (mehr).

Xilinx hat erste Muster des Virtex-7 2000T FPGAs verschickt. Das Virtex-7 2000T enthält 6.8 Milliarden Transistoren, und bietet dem Anwender über 2 Millionen Logikzellen. Das entspricht laut Xilinx etwas 20 Millionen ASIC Gates. Der Baustein besteht aus vier 28 nm Dies, die im selben Gehäuse nach dem Stacked Silicon Interconnect Verfahren miteinander verbunden sind (mehr).

Xilinx hat die Version 13.3 seiner ISE Design Suite angekündigt, mit erweiterter Unterstützung für die kommenden 28nm FPGAs der 7er Serie (Release Notes).

Xilinx hat auch die Ausgabe 77 des Xcell Journals, mit der Titelgeschichte “Xilinx Ships World’s Highest-Capacity FPGA Using SSI Technology”, veröffentlicht.

Xilinx und Cadence Design Systems haben ihre Zusammenarbeit bei der Entwicklung einer virtuellen Plattform für die kommenden Bausteine der Xilinx Zynq-7000 Familie bekanntgegeben. Die virtuelle Plattform soll ab Q1/2012 allgemein verfügbar sein (mehr).

 Termine für FPGA-Entwickler in der kommenden Woche:

Tagged as: 28nm, HDBaseT, ise, lattice, virtex-7, xilinx

Neues aus der FPGA-Welt

23. Oktober 2011

Lattice hat die Version 1.5 seiner ispLEVER Classic Entwicklungsumgebung angekündigt. Die ispLEVER Classic unterstützt die ultra-low Power ispMACH 4000ZE CPLD Familie, sowie ältere programmierbare Logikbausteine (mehr).

Termine für FPGA-Entwickler in der kommenden Woche:

Tagged as: ispLEVER, lattice

Neues aus der FPGA-Welt

16. Oktober 2011

Altera hat seine neue ARM-basierte SoC-FPGA Familie vorgestellt. Die SoC-FPGAs integrieren eine Schaltfabrik der 28-nm-FPGAs Cyclone V oder Arria V zusammen mit einem Dual-Core ARM Cortex-A9 MPcore Prozessor. Außerdem sind in der Single-Chip-Lösung noch Speicher-Controller mit ECC (Error Correcting Code), Peripheriefunktionen und hochbandbreitige Verbindungen integriert. Embedded-Software-Entwickler können ab sofort mit dem Schreiben bausteinspezifischer Applikationssoftware für die SoC-FPGAs von Altera beginnen. Dafür steht das SoC FPGA Virtual Target bereits zur Verfügung. Erstes Silizium wird in der zweiten Jahreshälfte 2012 verfügbar sein. Für hochvolumige Stückzahlen werden die Preise für ein SoC-FPGA bei weniger als 15 US-Dollar liegen (mehr).

Termine für FPGA-Entwickler in der kommenden Woche:

Tagged as: altera, arm, soc-fpga

← Previous Entries

Next Entries →